请问整个芯片顶层跑LVS的时候需要注意什么,谢谢！

Snowy2016

Option设置要认真看文档，FAB不一样，不能一概而论。至于Calibre相关的，例如filter device，要看你司的需要，design希望跟电路一致还是无所谓。以下几点建议：


① Run LVS之前，请check label是否只用了top metal对应的layer打在pad上面
② 先run DRC修掉front-end 相关的violation再跑LVS，有些LVS error是DRC violation造成的
③ 如果芯片比较大，建议用多CPU，节约时间；hcell也可以考虑用起来，方便debug，但是有时候hcell会误抓
④ 正确设置power/ground 名字，确保ERC结果正确
⑤ 注意virtual connect的使用，非必要别开
⑥ 如果没有打label的net有short，必要时可以打label方便debug，后续记得删除
⑦ 必要时LVS box可以考虑
⑧ ......


  此外，界面跑和命令行跑理论上是一致的，除非option开错了，可以去log文件或者summary等里面查找区别。

谂姗

HaotianW 发表于 2024-8-21 15:26
gate端检查可以避免逻辑门的连接错误；Dummy器件可以检查版图与电路的对应关系（我们版图先加dummy器件然 ...

非常感谢！我们的dummy器件添加在版图中，但是在电路中并不添加。

谂姗

Snowy2016 发表于 2024-8-21 16:57
Option设置要认真看文档，FAB不一样，不能一概而论。至于Calibre相关的，例如filter device，要看你司的需 ...

万分感谢！目前是使用界面跑的，最近准备学习一下命令行跑，比对一下在时间上、方便性方面有什么不一样；目前先仔细看一下我们FAB的这个LVS设置相关文档，大家的回复对我帮助都很大，再次感谢您！

存在感

谂姗 发表于 2024-8-23 16:38
非常感谢！我们的dummy器件添加在版图中，但是在电路中并不添加。

前端工作不规范，寄生风险管控不到位。建议前端调整习惯。

星海