一个完整的ADC，设计时各模块都需要仿真什么

linda313417 · 发表于 2024-8-3 11:11:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 linda313417 于 2024-8-3 11:13 编辑

我仿真的时候很多模块都只看动态性能，这种做法不仅可靠性不高，而且也非常不利于debug，想求助各位补充完善一下我的仿真过程。

我目前是
1. 时钟模块：还没仿过
2. 时钟buffer：还没仿过
3. 自举开关：snr sfdr
4. 传输门开关：导通电阻和速度
5. flash：snr sfdr
6. MDAC：MDAC整体仿真需要仿什么？
7. 放大器：增益，带宽，相位裕度
8. CDAC：不会仿真，单独仿真CDAC的testbench怎么搭呢
9. SAR: snr sfdr
10. 比较器：失调，噪声，延时

lyx1203 · 发表于 2024-8-3 13:42:00

mark mark

lyx1203 · 发表于 2024-8-3 13:42:56

是不是还有input buffer要仿

夹角鞋 · 发表于 2024-8-3 15:27:28

等后续

[求助] 一个完整的ADC，设计时各模块都需要仿真什么

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2