设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 提取2个电路的netlist进行svs，既有警告也有报错 ...

12 / 2 页

发新帖

楼主: 3317283886

[求助] 提取2个电路的netlist进行svs，既有警告也有报错

发表于 2024-7-19 15:40:40 | 显示全部楼层

网表里面没有正确include CSEL[1:0]_cout模块网表，把CSEL[1:0]_cout模块单独导出来，然后在digital网表里面开头写上.include path/CSEL[1:0]_cout.cdl

回复

发表于 2024-7-22 11:44:19 | 显示全部楼层

没加载定义器件的头文件吧，subket那个或者source.add那个

EETOP创芯人才网简历投递入口

回复

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 04:39 , Processed in 0.012958 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表