在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: IC_Spark

[讨论] I/O GGNMOS ESD 什么情况需要加保护环?

[复制链接]
发表于 2024-7-22 17:05:20 | 显示全部楼层
本帖最后由 起风了071 于 2024-7-22 19:02 编辑

对于NBL的工艺,NBL要是和drain接在一起
考虑正常工作的时候,甩负的IO pin,会有被拉低与周围高电位P或N区形成LU的风险;
ESD来的时候,NBL/PEPI (PW)/N+,的确有寄生NPN,但一般这个NPN的trigger要远大于泄放ESD的mos通路trigger,没啥威胁。
我也好奇什么时候NBL需要串电阻接高?
请指教。
发表于 2024-8-7 17:30:40 | 显示全部楼层
当有NBL时,接地或者串个电阻接地,这样距离外围电路可以稍近一些,如果没有NBL,加guard ring (接地),和内部电路拉开距离,拉不开距离时,加guard ring(PNPN)阻挡,N甩负时,从guard ring(NWELL)上抽电流,不会抽到附近的PMOS
 楼主| 发表于 2024-8-27 10:46:50 | 显示全部楼层


起风了071 发表于 2024-7-22 17:05
对于NBL的工艺,NBL要是和drain接在一起
考虑正常工作的时候,甩负的IO pin,会有被拉低与周围高电位P或N区 ...


这个寄生NPN我是担心,因为没有数据支持

寄生的NPN正反的trigger不同,是不是正反NPN的trigger voltage都远大于ESD的trigger?N+高,NBL低,这个NPN trigger应该是比较低的吧,但是肯定比ESD的trigger高
毕竟这个寄生NPN的base电阻相比于mos NPN的base电阻小;但是不知道trigger voltage会高多少,pad based架构的ESD,从PAD到VDD的trigger voltage在ESD mos Vt1的基础上还需要加一个二极管压降。
 楼主| 发表于 2024-8-27 10:49:51 | 显示全部楼层


Huajia00 发表于 2024-8-7 17:30
当有NBL时,接地或者串个电阻接地,这样距离外围电路可以稍近一些,如果没有NBL,加guard ring (接地),和 ...


谢谢,很好的解答!
发表于 2024-8-27 15:33:37 | 显示全部楼层
带有NBL的GGNMOS一般带有三个环:Sub、ISO、Body,Sub和Body是P环接地,ISO是N环接高电位
发表于 2024-9-7 23:40:08 | 显示全部楼层
GOT IT
发表于 2024-9-23 15:10:52 | 显示全部楼层


IC_Spark 发表于 2024-7-9 16:21
肯定是接高电位最好,但是自带的NBL不敢接VDD嘛,外面再加NBL/DNW GR可以接VDD

你说的PNP没作用了是指哪 ...


楼主说的是这个意思,他不画图,不太好理解
微信图片_20240923150935.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:01 , Processed in 0.018670 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表