LVS设置的问题吗

知芯 · 发表于 2024-6-14 09:43:10

您需要登录才可以下载或查看，没有账号？注册

x

按理说器件没有调错，连接也没有问题，原理图和版图是一致的，但LVS还是报错，是lvs设置的问题吗？

xwmBrave · 发表于 2024-6-14 09:59:05

你是用网表跑的还是？

teresa_xie · 发表于 2024-6-14 10:04:32

上面是PMOS，下面是NMOS吗？它们的Body端接对了吗？看起来是围绕一圈tap喽？
看起来只有dummy mos 勾选第一个就可以，或者全部不勾选，跑一下，看看版图除了多dummy器件，看看有没有其他的错误？

知芯 · 发表于 2024-6-14 10:09:49

xwmBrave 发表于 2024-6-14 09:59
你是用网表跑的还是？

这是用网表吧

知芯 · 发表于 2024-6-14 10:15:26

teresa_xie 发表于 2024-6-14 10:04
上面是PMOS，下面是NMOS吗？它们的Body端接对了吗？看起来是围绕一圈tap喽？
看起来只有dummy mos 勾选第一 ...

都是p管，版图我做了克隆处理所以只截了一半

xwmBrave · 发表于 2024-6-14 10:39:15

建议网表和电路对照查一下

maomao198477 · 发表于 2024-6-14 10:49:52

都说自己连接没有问题：）

芯片小兵 · 发表于 2024-6-14 11:09:54

层次有问题，导致layout器件识别错误，和schematic对应不上。lvs report显示器件少了两个器件，但是你版图中有的。那就查查layout中的器件是不是盖别的识别层，导致识别错误。

知芯 · 发表于 2024-6-14 13:39:56

芯片小兵发表于 2024-6-14 11:09
层次有问题，导致layout器件识别错误，和schematic对应不上。lvs report显示器件少了两个器件，但是你版图 ...

过滤掉了dummy短接的情况，所以我在原理图中就没有添加了，一开始我也以为是层次化的问题，后面我取消了打包的关系还是有这个问题。有时间了再重新画一下

知芯 · 发表于 2024-6-14 13:41:05

maomao198477 发表于 2024-6-14 10:49
都说自己连接没有问题：）

确实还是要仔细检查

[求助] LVS设置的问题吗