virtuoso PSUB隔离层设置

东木

LVS报SOFTCHK问题，画隔离层SEPGND后没了SOFTCHK，但是引入了incorrect，应该怎么去画这个隔离层？求大佬指点

layout图片左边是没做隔离的部分，右边是做了隔离的，incorrect是给右边做了隔离之后报出来的错误

ZN0001

感觉你这个是衬底电位不同吧，

东木

ZN0001 发表于 2024-6-5 17:10
感觉你这个是衬底电位不同吧，

设计里面做了两个地，一个IOPAD的地VSSIO，一个STDCELL的地VSS，所以需要做PSUB2层，（在工艺库里面叫SEPGND），就导致了这个问题，做了PSUB2就没有SOFTCHK，但是会有incorrect，现在就是想知道这个PSUB2应该怎么画才能即解决SOFTCHK，又不引起incorrect。关于衬底电位，做了PSUB2后工具应该是识别成了两个衬底，但是我是做数字版图的，模拟的这些概念不是很清楚

ZN0001

东木 发表于 2024-6-5 17:33
设计里面做了两个地，一个IOPAD的地VSSIO，一个STDCELL的地VSS，所以需要做PSUB2层，（在工艺库里面叫SEP ...

看看你的电路

tanchunaming12

很多工艺也可以用NW/ N+ AA  隔离，可以试试不用PSUB

东木

ZN0001 发表于 2024-6-5 17:42
看看你的电路

层次有点多，要大概那些层？

东木

tanchunaming12 发表于 2024-6-5 18:23
很多工艺也可以用NW/ N+ AA  隔离，可以试试不用PSUB

用NW/N+AA是不是要画实际的物理信息？但是用SEPGND的话就只是打一个标识层，没有实际物理连接，IOPAD是工艺库提供的，不能在上面再加物理连接

ZN0001

东木 发表于 2024-6-5 19:06
层次有点多，要大概那些层？

你要不就用那个层次盖住你第二个地试试，你知道用啥层次就试呗，要是跑ls慢就自己做个小电路试

东木

ZN0001 发表于 2024-6-5 19:12
你要不就用那个层次盖住你第二个地试试，你知道用啥层次就试呗，要是跑ls慢就自己做个小电路试
...

盖了，如题，盖了没有softconnect问题，引入了incorrect net，不盖就报softconnect。

ziyibailing

首先，区分下IOPAD的地VSSIO和STDCELL的地VSS，哪个是“主“地哪个是“辅”地，用PSUB2铺在“辅”地区域上，减少铺PSUB2的面积。
其次，IOPAD的地VSSIO和STDCELL的地VSS所接的器件最外围的PGuradring，不能有任何接触，PSUB2也不能切P+AA，而是要全覆盖。
以上两个方面都理清了，可以再试试LVS。