在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 陈卫霖

[讨论] LVS、DRC补充规则有哪些?

[复制链接]
 楼主| 发表于 2024-5-13 17:49:55 | 显示全部楼层


pengxiaocheng 发表于 2024-5-13 17:34
我这是厂家提供的   好像有的厂家不提供需要自己写  但那也太难了点


好的  感谢!
发表于 2024-5-14 15:36:06 | 显示全部楼层
单孔检查:利用shift s搜索版图中的单孔连接 这个的搜索条件是啥?手动一个一个孔的搜索么?
发表于 2024-5-14 15:38:41 | 显示全部楼层
浮空线检查:ERC PATHCHK !LABELED by layer 这个是咋应用的啊?
 楼主| 发表于 2024-5-14 15:42:03 | 显示全部楼层


P_duan 发表于 2024-5-14 15:38
浮空线检查:ERC PATHCHK !LABELED by layer 这个是咋应用的啊?


单孔的问题:shift+s 打开FIND功能,search for via ,查找条件rows=1 coulmns=1,  search hierarchy range 里根据需要选择查找当前层还是底层
浮空线的问题:在LVS option里面include加入该语句。


发表于 2024-5-14 15:46:37 | 显示全部楼层


陈卫霖 发表于 2024-5-14 15:42
单孔的问题:shift+s 打开FIND功能,search for via ,查找条件rows=1 coulmns=1,  search hierarchy ra ...


受教了
image.png
发表于 2024-9-6 10:05:12 | 显示全部楼层
via check(有无漏打的孔)
发表于 2024-9-6 11:01:05 | 显示全部楼层


白香 发表于 2024-9-6 10:05
via check(有无漏打的孔)


这个LVS不是检测的出来吗
发表于 2024-9-6 13:31:21 | 显示全部楼层
最近正在学习写rule好奇一下除了厂家的rule还有哪些rule可以优化版图
发表于 2024-9-6 14:05:13 | 显示全部楼层


我本是高山 发表于 2024-9-6 11:01
这个LVS不是检测的出来吗


LVS检查的是断联问题,我说的是充分打via。例如power处本可打满via,但如果只打了两个孔的话,lvs不会报错。
发表于 2024-9-6 14:05:57 | 显示全部楼层
浮空线如果不删会有什么影响呀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 17:34 , Processed in 0.025733 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表