请问sar ADC里面的auto_zero比较器的Vos存储电容对mismatch敏感吗

ll980623 · 发表于 2024-4-12 10:59:29

您需要登录才可以下载或查看，没有账号？注册

x

如图，这几个cap都是300多fF，现在layout要做一些调整可能会导致第三级的上下两个cap有1fF以内的误差，请问这个误差对系统影响大吗？

我的理解是这几个cap只是用来存储Vos的，容值偏一点应该不太重要，请问各位大佬是这样的吗？

登录/注册后可看大图

778084265 · 发表于 2024-4-13 09:53:49

这个也会等效成offset吧，失调存储电容和amp输入寄生电容分压，同相端反相端感知的输入不一样了

[求助] 请问sar ADC里面的auto_zero比较器的Vos存储电容对mismatch敏感吗