在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 326|回复: 8

[求助] 后仿真中如何进行stb仿真

[复制链接]
发表于 2024-3-27 16:12:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想在后仿中通过stb仿真测试环路稳定性相位裕度等信息;

遇到的问题是我的stb的器件是插在schematic里,PEX提出来的calibre是没有这个器件的,最后跑stb就会报错,因为仿真器在用calibre跑仿真时它找不到存在于schematic里面的器件,这个问题有什么好的解决办法吗?

发表于 2024-3-27 16:26:19 | 显示全部楼层
把pin引出来
发表于 2024-3-27 16:38:56 | 显示全部楼层
在schematic中用PIN把接probe的两端用PIN引出来
 楼主| 发表于 2024-3-27 16:58:13 | 显示全部楼层
明白了,感谢两位
 楼主| 发表于 2024-3-27 17:20:29 | 显示全部楼层
我试了一下,原先认为引出管脚只是会影响我的符号图,但把管脚引出来以后发现还是要改变我的版图和重新提取参数,想问问各位有没有别的更简单一点的方式?感谢!
发表于 2024-3-27 17:33:24 | 显示全部楼层


tiaotiaotang404 发表于 2024-3-27 17:20
我试了一下,原先认为引出管脚只是会影响我的符号图,但把管脚引出来以后发现还是要改变我的版图和重新提取 ...


后仿真做STB都是这样的,要提前做好pin
发表于 2024-3-27 17:58:32 | 显示全部楼层
版图中重新断开环路,做pin叫引出
发表于 2024-3-28 06:45:11 | 显示全部楼层


tiaotiaotang404 发表于 2024-3-27 17:20
我试了一下,原先认为引出管脚只是会影响我的符号图,但把管脚引出来以后发现还是要改变我的版图和重新提取 ...


还可以试试这种方法.
方法1: 如果不想重新抽取版图, 则可以通过直接手动修改网表, 找到可以断开环路的net, 插入一个0电压dc vsource, 然后在命令行运行runSimulation来做仿真;
该方法比较适合只抽取c的后仿网表, 其net名和schematic可以一一对应.

方法2: 只需对版图做一点点改动, 不用出pin;


1. 在需要断开环路的net上同时在schematic和layout山放置一个l和w与走线宽度一样的metal resistor; layout上放置metal resistor通常只是在原来的走线上增加一个标识层, 故对版图的修改很小 .
2. 然后做lvs及pex; 抽取出来的后仿网表中这个metal resistor应该会是一个instance, 而不是寄生器件;
3. 然后在config view中把这个instance的view设置为symbol, 这样生成netlist后这个metal resistor所在的net就断开了;
4. 然后在tetbench顶层用两个deepprobe把这个metal resistor的两端对应的节点名接到顶层来, 再插一个probe在这个net之间即可开始做stb分析. 类似下图所示.

                               
登录/注册后可看大图



发表于 2024-3-28 09:31:40 | 显示全部楼层


david_reg 发表于 2024-3-28 06:45
还可以试试这种方法.
方法1: 如果不想重新抽取版图, 则可以通过直接手动修改网表, 找到可以断开环路的net ...


厉害 学习了

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 15:08 , Processed in 0.028605 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表