一个die上两个完全的LDO，流片测试输出却不一样

BraveTiger

大佬好，求助！！

流了一版LDO，在单颗die上放了两个完全一样的LDO，但是流片回来，测试发现输出值不一样，这是什么原因啊？？？
前后仿真，结果都没问题的。


首先我认为要是工艺引起的变化，应该有vout1和vout2输出是一样的，或者有的是vout1vout2低。但是现在所有的结果都是一致的差，都是vout2高，vout1低，并且只高200mV，感觉不太像工艺引起的。

在版图上，两个LDO采用的中轴线左右对称，布线走向基本相同。

BraveTiger

大家好，FIB已经回片且测试完毕，FIB实验内容：将提供给LDO的两路vref单独拉出来测试，见图1中的vref1和vref2；
空载时，两路Δvref=40mv，见图2；
负载100K电阻时，Δvref=0mv，见图3；
实际上vref只是提供给LDO作为一个参考电压，LDO不会在vref上抽取电流。
结论：通过实验发现，这两路vref怎么折腾都差别不大。整体测试时，空载时两路vout也都能正常工作，只有加载时，vout2才会出现异常现象。现在只能得出，版图的略微差别造成的这一异常。

BraveTiger

还有一点就是空载的时候，两者都是一样的，符合设计值，一上负载就出现vout2高，vout1低的现象

vincentwjw

没做开尔文sense？

stoneduan

看电源和地的版图走线，是不是寄生电阻导致的

wkp1992101

挡位default值不一致吧

danier_zhang

   

vincentwjw 发表于 2024-3-12 10:52
没做开尔文sense？

应该就是这个原因

wrss20080407

   

vincentwjw 发表于 2024-3-12 10:52
没做开尔文sense？

您好，向您请教一下开尔文sense。我最近也再所ldo，也是我第一次听说开尔文sense，不知道如何仿真开尔文sense？

先向您道一声谢谢！！

metotj

需要考虑版图上，LDO的地到芯片PAD之间的阻抗（通常mohm到几十ohm级别），以及有没有电流造成的IR drop，同时考虑LDO的电流有没有造成IR drop，如果造成IR drop，那么对其他模块的影响。

jojenwong

   

BraveTiger 发表于 2024-3-12 10:08
还有一点就是空载的时候，两者都是一样的，符合设计值，一上负载就出现vout2高，vout1低的现象
...

拉的负载负载电流是多大，可能是IRdrop 和 走线电阻引起的

苏AE86

跑个EMIR看看