一个die上两个完全的LDO，流片测试输出却不一样

苏AE86

下降有可能是你两个LDO的地共用了，电压上升很诡异，参考电压怎么给的？是BG还是信号源直接给

BraveTiger

苏AE86 发表于 2024-3-12 16:08
下降有可能是你两个LDO的地共用了，电压上升很诡异，参考电压怎么给的？是BG还是信号源直接给 ...

BGR产生两路相同的vref，分别给的两个完全一致的LDO

胖呵呵321

BraveTiger 发表于 2024-3-12 15:47
刚刚测试下来，还有一个奇怪的现象。
1.空载的时候vout1和vout2都是正常的；
2.当都上负载后，vout1下降，v ...

空载两个LDO的输出都是正常的，可以通过外部修改LDO的输出电压吗，看看空载条件下，各个输出电压还是否符合设计要求。感觉也有可能是环路反馈没有工作起来，两个LDO相互影响，有没有可能是版图寄生参数导致的，比如两个LDO共用一个VDD，但是VDD的电源线画得不够粗，导致两个LDO同时工作时，性能受到影响了。

BraveTiger

大家好，FIB已经回片且测试完毕，FIB实验内容：将提供给LDO的两路vref单独拉出来测试，见图1中的vref1和vref2；
空载时，两路Δvref=40mv，见图2；
负载100K电阻时，Δvref=0mv，见图3；
实际上vref只是提供给LDO作为一个参考电压，LDO不会在vref上抽取电流。
结论：通过实验发现，这两路vref怎么折腾都差别不大。整体测试时，空载时两路vout也都能正常工作，只有加载时，vout2才会出现异常现象。现在只能得出，版图的略微差别造成的这一异常。

nanke

BraveTiger 发表于 2024-3-20 17:56
大家好，FIB已经回片且测试完毕，FIB实验内容：将提供给LDO的两路vref单独拉出来测试，见图1中的vref1和vre ...

版图的差异有一部分是能后仿出来的，检查下后仿网表吧，看看相关的wpe等参数有没有提取出来。不知电压多少，但2个vref差40mV有点离谱。接100k一样不能说明电流和电阻做到匹配了。