设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › whats next for systemverilog in the upcoming IEEE 18 ...

发新帖

查看: 1317|回复: 1

[资料] whats next for systemverilog in the upcoming IEEE 1800-2023 standard

发表于 2023-12-1 20:36:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 haimag 于 2023-12-1 20:39 编辑

IEEE plans on approving 1800-2023 early December, with publication around Feb/Mar.

Summary of changes by Dave Rich at DVcon:

https://dvcon-proceedings.org/document/whats-next-for-systemverilog-in-the-upcoming-ieee-1800-standard/
https://dvcon-proceedings.org/document/whats-next-for-systemverilog-in-the-upcoming-ieee-1800-standard-2/

1114-Whats-Next-for-SystemVerilog-in-the-Upcoming-IEEE-1800-standard.pdf

247.87 KB, 下载次数: 39 , 下载积分: 资产 -2 信元, 下载支出 2 信元

1114-Whats-Next-for-SystemVerilog-in-the-Upcoming-IEEE-1800-standard-1.pdf

1.13 MB, 下载次数: 47 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

发表于 2023-12-5 21:51:35 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 02:18 , Processed in 0.016465 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表