高速ADC时钟接收电路设计讨论

ffrontier

菜菜CC 发表于 2023-11-29 20:47
你好谢谢，想请问下有相关链接可以看吗？我看ADI那些芯片手册里面好像都没有具体写输入时钟用哪些型号产 ...

https://www.hitechglobal.com/FMCModules/FMC_QUAD_14Bit_ADC.htm；

https://wiki.analog.com/resource ... des/ad-fmcomms8-ebz；

菜菜CC

ffrontier 发表于 2023-12-4 15:54
https://www.hitechglobal.com/FMCModules/FMC_QUAD_14Bit_ADC.htm；

https://wiki.analog.com/resource ...

谢谢~

菜菜CC

wkp1992101 发表于 2023-11-30 09:29
想办法降低对时钟的要求吧，不然会出现类似这种情况，芯片+板子成本100元，时钟源成本5000元 ...

哎，时钟抖动直接就影响采样性能，决定着ADC性能上限，降低时钟要求就得降低芯片性能了

shy991216

菜菜CC 发表于 2023-11-29 20:41
最重要的是时钟接收吧，从外部时钟源到片内ADC的输入时钟，我现在用65nm做的时钟接收电路，理想差分正弦 ...

请问楼主可以分享一下时钟接收电路大概结构吗，小白入门，不知道怎么上手