设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 设计带隙基准修调的步骤
返回列表 发新帖
查看: 1063|回复: 3

[求助] 设计带隙基准修调的步骤

[复制链接]
G芯
发表于 2023-11-23 16:10:00 | 显示全部楼层 |阅读模式
100资产
有没有大哥说一下设计带隙基准修调的步骤，太难了，修正多少，怎么看
回复

举报

nanke
发表于 2023-11-23 16:26:44 | 显示全部楼层
pvt和蒙特卡洛最差情况能校回来，并留够margin，建议±6sigma
EETOP创芯人才网简历投递入口
回复

举报

wkp1992101
发表于 2023-11-23 16:50:00 | 显示全部楼层
0.95V~1.35V应该是足够了
回复

举报

G芯
 楼主| 发表于 2023-11-27 10:59:29 | 显示全部楼层


wkp1992101 发表于 2023-11-23 16:50
0.95V~1.35V应该是足够了


修的是温漂还是带隙值
EETOP创芯人才网职位发布入口
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:23 , Processed in 0.016219 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表