Delta-sigma ADC中积分器开关时序的问题

qqlpp · 发表于 2023-11-29 15:10:44

jikwiwggip 发表于 2023-11-29 14:57
楼主，可以分享下understanding的PPT吗

百度ECE 1371就能下到

lucky_yue · 发表于 2024-3-21 09:29:12

您好！我想问一下为什么多bit量化需要在量化器之间加一个加法器呀？看论文说要计算出调制器输出的电压的大小，只不过调制器的输出输入给多个比较器比较，单bit是输入一个比较器比较，那为什么多bit要计算出电压大小，单bit不用呢？

buxiangwanla · 发表于 2024-4-17 23:01:17

imefox 发表于 2023-11-13 14:57
1、加法器的时序一般跟最后一个积分器一样，比如二阶sigma-delta，第二个积分器在phi2积分，加法器也是ph ...

您好，关于你的说法1，如果第一级，第二级积分器采样积分同步，而加法器与第二个积分器时钟同步，那么CIFF结构，输入信号的前馈与第一级采样不就不一样了，差了半个周期。

imefox · 发表于 2024-4-18 10:05:22

buxiangwanla 发表于 2024-4-17 23:01
您好，关于你的说法1，如果第一级，第二级积分器采样积分同步，而加法器与第二个积分器时钟同步，那么CIF ...

要带上比较器一起分析

buxiangwanla · 发表于 2024-4-18 10:15:26

imefox 发表于 2024-4-18 10:05
要带上比较器一起分析

比较器是PH1比较，PH2上升沿反馈到第一级呢？

[求助] Delta-sigma ADC中积分器开关时序的问题