关于PLL相噪仿真的一些问题

猪儿虫饲养员 · 发表于 2023-11-2 14:55:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

1.如图一，关于PFC_CP仿相噪时，在输出端是应该加电容还是电压源，讲义上说的加一个10fF的电容，但仿真后曲线不对。反而是加入一个电压源，波形是正常的，且锁定导通时间越小，指标越好，所以到底是仿真方法有问题，还是电路设计问题？
2.关于分频器的相噪仿真，比如我的分频器是32-63分频，那输入频率应该怎么选，PSS，和PNOISE应该如何设置，我现在设置如图二，三。仿真出来波形是不对的,而且仿真时间特别长。

猪儿虫饲养员 · 发表于 2023-11-2 14:56:30

顶!!!

惜悖 · 发表于 2023-11-2 19:05:04

1、输出端为电压源；导通时间越短，注入的噪声越少，相位噪声越好
2、分频器输入频率为VCO的频率，PSS设置为Fvco/N

[求助] 关于PLL相噪仿真的一些问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1