在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1231|回复: 5

[原创] 求解为什么tsmc7nm的design rule规定poly Length要大于8nm

[复制链接]
发表于 2023-10-11 17:39:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
比较好奇,为什么tsmc7nm的design rule规定poly Length要大于8nm
发表于 2023-10-12 09:17:41 | 显示全部楼层
N+1/N+2/N+3

点评

没看懂哎,可以解释一下吗  发表于 2023-10-16 16:12
发表于 2023-10-12 09:29:25 | 显示全部楼层
这种工艺下,低于8n可能就很难关断mos管了,漏电问题是需要考虑的,制造工艺也会有限制,低于8n良率扛不住,4nm节点会有4n和6n的管子,当然造价也会更高

补充内容 (2023-10-19 13:32):
您可以搜搜看为什么不叫8nm,至于N+1N+2N+3.只不过是工艺迭代的名称罢了,以smic为例,N只是代指某个工艺节点,这三代会在晶体管密度上有所提升

点评

那他是不是应该叫8nm工艺  发表于 2023-10-16 16:13
发表于 2024-8-6 22:16:16 | 显示全部楼层
tsmc 7nm 里面应该有一个PO trim的layer,Tsmc的7是layout 8nm,然后用trim修到7nm的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 23:55 , Processed in 0.016692 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表