带隙基准不能钳位

ICdesign101

你按照设计的负反馈一级一级推，看那个地方影响了正常的负反馈

ztstg2018

设计运放，你要先把运放偏执好，你看你用NMOS差分对，你这输入最小共模电压要一个VGS和尾电流源的过驱动电压之和，最小也要1.2V左右吧，你再看看你运放要钳位的地方的大信号电平就一个VBE再加上电阻上的电压，电阻上的压降应该也就几十毫伏，这根本就无法使运放正常工作，所以你环路就没增益，就无法把运放的输入拉到虚短，所以你必须用PMOS差分对，那样肯定就没问题。

3317283886

   

ztstg2018 发表于 2023-10-8 20:49
设计运放，你要先把运放偏执好，你看你用NMOS差分对，你这输入最小共模电压要一个VGS和尾电流源的过驱动电 ...

我三极管没接地，运放输入差分对是饱和的，而且我用PMOS输入试过了，一样没增益，都是饱和的

3317283886

   

ztstg2018 发表于 2023-10-8 20:49
设计运放，你要先把运放偏执好，你看你用NMOS差分对，你这输入最小共模电压要一个VGS和尾电流源的过驱动电 ...

就电阻小的时候才能钳位住，奇怪

ztstg2018

   

3317283886 发表于 2023-10-9 11:33
就电阻小的时候才能钳位住，奇怪

你的钳位电压是多少？这个电压恐怕都没有NMOS的阈值电压高，难道你的NMOS用的低阈值NMOS。我猜很可能就是低阈值NMOS做的差分对，因为你这个好像还必须是NMOS差分对的5管放大器，然后其输出才可以直接去驱动上面的PMOS，如果用PMOS那么输出只能驱动NMOS，不然共模电平不匹配

3317283886

   

ztstg2018 发表于 2023-10-9 19:36
你的钳位电压是多少？这个电压恐怕都没有NMOS的阈值电压高，难道你的NMOS用的低阈值NMOS。我猜很可能就是 ...

我以前带隙用过PMOS输入差分对的运放去驱动上面的PMOS电流源啊，我这个三极管底下有个电阻向上抬了一个电位，所以输入差分对是能饱和的

3317283886

   

ztstg2018 发表于 2023-10-9 19:36
你的钳位电压是多少？这个电压恐怕都没有NMOS的阈值电压高，难道你的NMOS用的低阈值NMOS。我猜很可能就是 ...

还有环路增益还和PMOS电流源有关，宽长比越小越容易有增益这是为啥？

ztstg2018

   

3317283886 发表于 2023-10-10 09:49
还有环路增益还和PMOS电流源有关，宽长比越小越容易有增益这是为啥？

宽长比越小，你是减小了W呢 还是增大了L, 如果是通过增大L来减小宽长比，那么L增加，PMOS恒流源的小信号输出阻抗越高，沟道调制效应越小，

3317283886

   

ztstg2018 发表于 2023-10-17 12:32
宽长比越小，你是减小了W呢 还是增大了L, 如果是通过增大L来减小宽长比，那么L增加，PMOS恒流源的小信号 ...

我问题解决了，是启动没关死