在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 918|回复: 3

[求助] 综合report里报的大VIO的原因

[复制链接]
发表于 2023-9-4 13:59:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助各位。 综合后报告里,有些path里的cell delay 计算出很大的值。 一般是什么原因? transition不满足,查表查不到?
  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock main_clk (rise edge)                             20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  u_rstgen/u_core_rst_gen/short_core_rstn_reg/CLK (TISCL7CNMV0_DFRTP_2)
                                                          0.00      20.00 r
  u_rstgen/u_core_rst_gen/short_core_rstn_reg/Q (TISCL7CNMV0_DFRTP_2)
                                                          0.77      20.77 r
  u_rstgen/u_core_rst_gen/U15/Y (TISCL7CNMV0_NAND2_4)     0.18      20.94 f
  u_rstgen/u_core_rst_gen/U39/X (TISCL7CNMV0_A2BB2O_4)
                                                          0.97      21.91 r
  u_rstgen/U78/Y (TISCL7CNMV0_NAND2_8)                    0.44      22.35 f
  u_rstgen/U93/Y (TISCL7CNMV0_NOR2_6)                     0.17      22.52 r
  u_rstgen/u_m0p_resetn/U1/X (TISCL7CNMV0_MUX2_4)      3151.03 #  3173.55 r
  u_rstgen/u_rstgen_reg/U88/Y (TISCL7CNMV0_A221OI_1)   9483.07 # 12656.62 f
  u_rstgen/u_rstgen_reg/U116/X (TISCL7CNMV0_AND3B_3)    154.79   12811.41 r
  u_rstgen/u_rstgen_reg/U91/Y (TISCL7CNMV0_A211OI_4)      0.34   12811.75 f
  u_rstgen/u_rstgen_reg/U115/Y (TISCL7CNMV0_A31OI_4)      0.31   12812.06 r
  u_ahb2apb/u_MuxPToB/U399/Y (TISCL7CNMV0_A22OI_4)        0.21   12812.27 f
  u_ahb2apb/u_MuxPToB/U21/Y (TISCL7CNMV0_NAND3_2)         0.17   12812.44 r
  u_ahb2apb/u_AhbToApb/U35/X (TISCL7CNMV0_MUX2_2)         0.36   12812.80 r
  u_ahb2apb/u_AhbToApb/HRDATA_reg_0_/D (TISCL7CNMV0_DFBBP_1)
                                                          0.00   12812.80 r
  data arrival time                                              12812.80


发表于 2023-9-8 14:53:27 | 显示全部楼层
report timing至少把transition和capacitance给报出来,这么大的值应该都是流程上的问题,比如clock to data没有用ideal clock算而是按综合时的high fanout算
 楼主| 发表于 2023-9-10 09:36:37 | 显示全部楼层
谢谢提醒。已经找到问题,给high fanout的net 加ideal network了。
发表于 2023-9-11 10:36:55 | 显示全部楼层
给high fanout的net 加ideal network了。
===
正解,就这样 ~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:16 , Processed in 0.016225 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表