GGNMOS SAB讨论分析

沐风彡

zhangyp 发表于 2023-10-27 11:00
哦，我这个电路结构是opendrain的结构，也就是这个端口可能会有高于VDD电源电压的可能性，实际上也确实会有 ...

是的，二极管的反向击穿电压高，泄流能力差，单二极管不能做ESD防护

zhangyp

沐风彡 发表于 2023-10-27 11:22
是的，二极管的反向击穿电压高，泄流能力差，单二极管不能做ESD防护

非常感谢解答，那我外面就做一颗GGNMOS来防护ESD了；

不过我好似在不少设计中看到，很多人在做次级防护的时候，就做了一颗二极管，仅一颗对地的方向二极管，那么这样说很多人还不知道这个二极管的防护压根没有MOS管好，因为我看过不少有的人就是这么做的

沐风彡

zhangyp 发表于 2023-10-27 11:26
非常感谢解答，那我外面就做一颗GGNMOS来防护ESD了；

不过我好似在不少设计中看到，很多人在做次级防护 ...

你说的这个二级防护的diode是拿来防护CDM的，因为CDM是给sub充电，然后sub对pad放电。而我们拿来做HBM防护的GGNMOS面积很大，面对CDM这种快速放电的情况不能及时开启，所以要加一个小的diode

zhangyp

各位大佬，我按照大家的建议，在G和D之间加上了足够长的SAB层，SAB层已经搭到了Gate上面并覆盖了Gate有0.2um了，可是现在出来的结果比之前没有加SAB的层次的ESD效果要好些，但是似乎也不是特别好，只是现在可以耐得住500V, 但是在1000V的情况下，该管脚对GND+有1000V能PASS，但是1500V就FAIL了，而对VDD+（注意这个管脚没有对VDD的ESD保护）都仅有500V能PASS，但1000V就FAIL；我该怎么办啊？

hijackerhaha

zhangyp 发表于 2023-12-2 21:04
各位大佬，我按照大家的建议，在G和D之间加上了足够长的SAB层，SAB层已经搭到了Gate上面并覆盖了Gate有0.2u ...

是不是本身器件的开启均匀性很差啊，有单独测过TLP曲线么？

IC_Spark

zhangyp 发表于 2023-9-15 07:17
大佬们，能帮忙分析一下我这个ESD么，我这个功率管NMOS，最近也发生了很多击穿的事故，击穿后电流很大，漏 ...

个人认为这个可能是矩阵本身排列问题，矩阵最中间位置的NMOS管寄生NPN的base电阻应该是最大的，所以在HBM的时候会最先触发，然后进入snapback，导致电流集中效应比较强；drain拉开较大所以drain to gate 散热较好，但是source端热集中烧坏了。如果是这种猜测的失效原因的话，那drain加SAB可能也不会有多大作用

但愿不是，希望流片结果很好

zhangyp

gan_punk 发表于 2023-12-4 10:03
个人认为这个可能是矩阵本身排列问题，矩阵最中间位置的NMOS管寄生NPN的base电阻应该是最大的，所以在HBM ...

流片结果出来了啊，效果还是不太好，只是比之前效果略好一点，也就是一样如果是500V耐压不到，现在是1000V的耐压不到吧，就这样的水平；

我估计还是中间那颗MOS坏了，因为他还是只导通中间的那个，只是我们现在加了SAB之后，可能略微减小点导通的电流，但是电压一高，还是继续会打坏，本质还是只通了中间那个，加SAB层，并没有改变太多本质；

easyads

沐风彡 发表于 2023-10-27 13:46
你说的这个二级防护的diode是拿来防护CDM的，因为CDM是给sub充电，然后sub对pad放电。而我们拿来做HBM防 ...

请问一下这个二级防护的diode一般加多大，比如多少um X 多少 um就可以了？（工艺比如55nm）

谢谢

gratwo

zhangyp 发表于 2023-12-2 21:04
各位大佬，我按照大家的建议，在G和D之间加上了足够长的SAB层，SAB层已经搭到了Gate上面并覆盖了Gate有0.2u ...

对GND 打正，对VDD打正，两个对比，就你这个chip而言，对VDD时就多了一个diode电压。对vdd肯定更worse

另外，sab是有rule的。也就是Drain--Gate的space有要求，fab会提供一个最优值。

具体到你的布局看，最中间的mos，距离pick up ring最远，最先开启泄放esd 电流。但是其他管子没有一起开启，所以
500V、1000V就把这个管子烧了。

你是open drain，工作时会有高于VDD的信号出现。那么这里用的mos和VDD看到的mos应该不一样。需要结合这个mos 的tlp来设计电路。

PS：有esd implant layer吗？
另外，这种大驱动 open drain，也可以不用 sab + esd implant,采用其他方法，可以更小面积做到更好的esd效果。

angel

zhangyp 发表于 2023-12-4 11:59
流片结果出来了啊，效果还是不太好，只是比之前效果略好一点，也就是一样如果是500V耐压不到，现在是1000 ...

我看到你的图片和 SEM 照片，是不是你的功率器件不是一个NMOS 到地的？而是两个串联后的并联到地的结构？因为我看到有两个 gate.
如果是这样的话，你加 SAB 在 drain 有好处，但坏处是通路上电阻大了，你还是两个 gate，导通电阻更大。直接到地的 GGNMOS做 ESD 保护能更好.
我菜鸟一枚，愚见仅探讨一下。