在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 972|回复: 5

[求助] 如何取消virtuoso里面VDD!、VSS!的全局性

[复制链接]
发表于 2023-8-1 15:01:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT。

生成的数字模块电源名称默认是VDD!、VSS!,但是我不想让它全局。但是VDD!不能直接连VDD,因为VDD!是全局的会报错。
能不能取消VDD!、VSS!的全局性?
发表于 2023-8-1 15:08:44 | 显示全部楼层
你是说跑验证的时候的报错吗?
发表于 2023-8-1 17:09:34 | 显示全部楼层
不知道,顶一下
发表于 2023-8-1 17:36:00 | 显示全部楼层
将版图上的VDD! GND! 改成 EVDD EGND 然后将电路上的power赋值到 EVDD EGND,这样应该可以的
发表于 2023-8-2 10:08:00 | 显示全部楼层
LVS SPICE OVERRIDE GLOBALS YES
LVS Globals Are Ports NO
发表于 2023-8-2 10:57:54 | 显示全部楼层
可以通过netset定义成非全局
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 20:45 , Processed in 0.022455 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表