在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2520|回复: 6

[求助] 晶体管版图的串联和并联

[复制链接]
发表于 2023-7-29 22:28:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

1bdfb4d90811fc44db821d135e2faeb.jpg 847894de4dfa1976caff5fb039fc98d.jpg

上面两幅图是我把两个NMOS管和PMOS管的有源区的版图接在一起后形成的版图,有人知道上面那个版图中间的接触孔为什么消失了吗,如果我想把左边的版图变成右边版图的样子,我该怎么操作呢?
发表于 2023-7-30 08:40:00 | 显示全部楼层
virtuoso layout窗口--options--layout XL,勾选下面选项
111111111111111.png
发表于 2023-7-30 08:19:44 | 显示全部楼层
看起来感觉两张图都是mos的串联,只不过上面一个是merged diffusion,下面一个是shared diffusion,在估node capacitance的时候两者有区别,一般都是merged diffusion更好
 楼主| 发表于 2023-7-30 17:24:46 | 显示全部楼层


fengrlove 发表于 2023-7-30 08:40
virtuoso layout窗口--options--layout XL,勾选下面选项


明白了,谢谢
发表于 2023-7-31 14:05:52 | 显示全部楼层


云飞扬9568 发表于 2023-7-30 08:19
看起来感觉两张图都是mos的串联,只不过上面一个是merged diffusion,下面一个是shared diffusion,在估nod ...


下面应该是并联
发表于 2023-7-31 15:12:18 | 显示全部楼层


fengrlove 发表于 2023-7-30 08:40
virtuoso layout窗口--options--layout XL,勾选下面选项


XL 是這樣設定
发表于 2023-7-31 17:27:37 | 显示全部楼层
顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-30 07:49 , Processed in 0.021623 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表