大家帮我看看折叠式共源共栅两级运放的直流工作点？

Liuyiming1996

运放要有闭环反馈才能建立工作点，开环就变成比较器了。

CmosLgh

Liuyiming1996 发表于 2023-7-10 08:46
运放要有闭环反馈才能建立工作点，开环就变成比较器了。

谢谢啦！你这样一说我好像有所悟，我再理解一下！

CmosLgh

我又调了一下，终于能调到合适的工作点了，总结一下：
1.一条支路的电流保持不变的前提下，两个管子的Vds对VDD分压的相对大小就取决于直观看它们等效直流通导电阻的相对大小关系，而这关系的调整就是靠Vgs和W/L共同调整：电流恒定，要使Vds减小，就要增大它的Vgs（即等效通导电阻减小了它分担的压降Vds就减小了），或者Vgs不变时可增加管子宽长比来减小Vds压降。
2.电流源做负载的共源级，其输出共模电平不确定，很容易偏到一边，调整接近那个临界点才会有明显的改变，之前就是因为没有调到足够的量，所以调了很多处没有变化，Vgs和宽长比都要调到合适的值。
3.还是要把开环运放输出共模调到差不多才行，不然接成单位增益的闭环，对输出共模电平的确定也无济于事。

我还是采用大家的建议，1.8V的管子用1.8V的VDD电压好，用1.8V重新搭建一下运放直流偏置。谢谢大家讨论啦！

icdane

CmosLgh 发表于 2023-7-10 08:38
理论上，降M6的栅压相当于是它的直流通导电阻减小，电流不变的前提下那么它的Vds反而会更加大了呀！
...

ideally if you can maintain the bottom current source constant, you change the vg to lower value and then the vs will be lower --> then this cascode device need to maintain the original operating point --> thus vd has to follow to drop.

CmosLgh

icdane 发表于 2023-7-10 11:12
ideally if you can maintain the bottom current source constant, you change the vg to lower value a ...

嗯嗯 您说的对的，我之前的回复有疏漏，Vs也是浮动的，电流保持下M6的Vs跟随它的Vg变化，但它的Vd大小是取决于整条支路上各MOS管等效直流通导电阻的相对大小。

icdane

CmosLgh 发表于 2023-7-10 15:23
嗯嗯 您说的对的，我之前的回复有疏漏，Vs也是浮动的，电流保持下M6的Vs跟随它的Vg变化，但它的Vd大小是 ...

sure, high-z node behavies like this

CmosLgh

icdane 发表于 2023-7-11 06:41
sure, high-z node behavies like this

Thank you ! Big brother

CmosLgh

运放直流工作点终于调好啦，下一步进行性能指标的优化了，有没有熟悉运放的前辈们帮我看看还有哪些地方能优化？

总结与讨论：

1.怎样设定管子的Vdsat大小？
各管的Vdsat完全决定于管子的偏置栅压Vg而不用去考虑Vs，由于Vgs决定电流Id而反过来偏置电流Id决定Vgs，确定的电流偏置下Vs会自动跟随Vg而得到合适的Vgs，连接于同一个Vg栅压偏置的各管会有同样大小的Vdsat；

2.各管电流如何调整？
电流镜偏置的相同Vg栅压的各管，各管电流之比等于它们的宽长比之比，要调整管子的电流就需要调整宽长比，调整宽长比并不影响各管的Vdsat，Vdsat决定于Vg；

3.MOS管Vds如何变化？
MOS管Vds的大小取决于串联支路上各个管子的等效直流通导电阻的相对大小关系，直观地看就是各个MOS管等效通导电阻对电源VDD的分压关系。


确定了支路电流Id和各管的Vg（Vg定了即Vdsat定了）后，调整各管等效通导电阻就是要调整各管子的宽长比，这里就会有疑问：宽长比改变了那么管子的电流不也改变了吗？因为这里的前提就是支路电流Id不会变，由于整条支路电流Id是由支路上一个电流源所恒定的，Id=(1/2)uCox*(W/L)*Vdsat*(1+nVds)，等式的四个变量中Id和Vdsat两个变量确定了，所以这里改变宽长比就能调整Vds的大小了。还要注意到线性区Vds和饱和区Vds的变化对Id的影响程度是有区别的。

仿真时有时候发现某个管子进入了线性区，那怎么增加它的Vds呢？
由上等式可知，Id和Vdsat已经确定的前提下，要增加管子的Vds就是要减小它的宽长比了。但要注意VDD够不够整条支路上所有管子的Vds来分压，其中支路上MOS Diode的Vds=Vgs=Vth+Vdsat，不够的话Vdsat又要变化了，想想看支路上除了输出端结点是两管漏极互连外，其余结点通常是一个MOS管的漏极连接另一个MOS管的源极，一管Vd的上升便会造成另一管Vs的下降，所以说MOS管Vds的调整是整条支路上各管综合地调整啊。

讨论：电流分配关系和Vdsat的多少以及管子宽长比的初步值：

1.基本单元MOS管宽长比取多少合适呢？
我是这样取的：假定由功耗确定的基准偏置电流为10uA，电流经过一个NMOS Diode管子（MOS Diode 的Vds和Vgs会同时确定，等于是只有三个变量了：Id、Vdsat、W/L），然后NMOS管子的宽长比为6/1时仿真得到Vdsat为100mV，100mV是一个理想值（后面再讨论这一点），所以各管子初步宽长比我就以6：1来定；为了M值取倍数能渐变，改为3：1同时M值取为2，这样还是6：1；对于PMOS管，由于迁移率约为N管的一半，所以同样的宽长比条件下要有10uA电流，P管的Vdsat就得根号2倍的100mV啦；

大家看看我这种处理方式如何？

2.差分对管的Vdsat保持在200mV，好像是根据gm/Id方法得到的最优值就是200mv过驱动电压，大家说下Vdsat大于或小于200mv各有什么优缺点？

3.FoldedCascode运放中，除了差分对管外，尾电流源，有源负载管，共源共栅管，这些管子的Vdsat通常取多少比较的合适，我取得是100mV，有经验的前辈指点下通常设置多少较合适？还是要根据性能指标进行优化设置吗？能详细说说对增益或者带宽等的影响吗？

暂时就这些总结了，希望大家多多讨论和给些建议呢，感谢啦！

XXXiab

CmosLgh 发表于 2023-7-12 17:50
运放直流工作点终于调好啦，下一步进行性能指标的优化了，有没有熟悉运放的前辈们帮我看看还有哪些地方能优 ...

顶顶

spare01

CmosLgh 发表于 2023-7-12 17:50
运放直流工作点终于调好啦，下一步进行性能指标的优化了，有没有熟悉运放的前辈们帮我看看还有哪些地方能优 ...

'连接于同一个Vg栅压偏置的各管会有同样大小的Vdsat'，这个前提是有同样的L吧