delta_sigma adc simulink 仿真问题

yinsia · 发表于 2023-7-2 13:28:20

您需要登录才可以下载或查看，没有账号？注册

×

二阶单环4bit量化器的ΔΣAD，OSR=128,理论ENOB应该在19bit以上，但是我建模只有15.54bit。

输入频率是199.21875k，采样频率48M，应该满足相干采样....自己解决不了，求助大家。

yinsia · 发表于 2023-7-2 14:45:24

有人吗

JustdoitAbel · 发表于 2023-7-3 09:25:05

点数多点？调制器中间计算是多少位的

洛神孤恋 · 发表于 2023-7-3 09:35:45

公式计算的理论ENOB是在满幅输入的情况，做PSD分析的时候积分带宽应该是信号带宽，而不是输入信号频率

yinsia · 发表于 2023-7-3 10:48:23

洛神孤恋发表于 2023-7-3 09:35
公式计算的理论ENOB是在满幅输入的情况，做PSD分析的时候积分带宽应该是信号带宽，而不是输入信号频率 ...

感谢回复！请问满摆幅，幅值应该怎么确定，我量化器参考电压是1V，4bit，按我老师ppt摆幅应该是Δ/2=1/32，这样的话有效位数是16.52bit，如果我输入摆幅设为1/8，这样ENOB是17.06.

yinsia · 发表于 2023-7-3 10:52:24

然后，摆幅设置为0.9，ENOB=20.35。这....为什么？？

yinsia · 发表于 2023-7-3 11:15:54

yinsia 发表于 2023-7-3 10:52
然后，摆幅设置为0.9，ENOB=20.35。这....为什么？？

搞错了，这个是OSR=256的，改成OSR=128后，ENOB=17.29.....

wandola · 发表于 2023-7-3 16:00:28

bw是100k吗？看起来带内也没有tone

你要做20-bit的，那么你的fft点数是不是至少需要2＾２０

另外可以考虑输入频率低一些。

洛神孤恋 · 发表于 2023-7-4 11:25:28

yinsia 发表于 2023-7-3 10:48
感谢回复！请问满摆幅，幅值应该怎么确定，我量化器参考电压是1V，4bit，按我老师ppt摆幅应该是Δ/2=1/3 ...

这个PSD图已经能看出谐波了，说明信号幅度增大的时候出现了失真，应该是积分器或者量化器产生了饱和，你可以仿真-10dBFS到0dBFS范围内的SNDR，连起来看看是不是信号接近满幅的时候开始往下降

yinsia · 发表于 2023-7-4 20:21:01

洛神孤恋发表于 2023-7-4 11:25
这个PSD图已经能看出谐波了，说明信号幅度增大的时候出现了失真，应该是积分器或者量化器产生了饱和，你 ...

谢谢回复。今天才知道有个东西叫过载电压....

账号		自动登录	找回密码
密码			注册

[原创] delta_sigma adc simulink 仿真问题