EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence IUS6.11 System Verilog Reference

123 / 3 页下一页

楼主: average

Cadence IUS6.11 System Verilog Reference

[复制链接]

zxdr5

发表于 2010-6-14 19:09:54 | 显示全部楼层

谢谢了！！！

回复支持反对

algeralger0101

发表于 2010-7-2 00:43:10 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

eric0703

发表于 2010-10-25 19:40:56 | 显示全部楼层

不错，顶一下
studying

回复支持反对

break74516

发表于 2010-11-17 19:30:19 | 显示全部楼层

謝謝了

EETOP创芯人才网职位发布入口

回复支持反对

125191360

发表于 2010-12-30 09:23:23 | 显示全部楼层

谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

125191360

发表于 2010-12-30 09:24:53 | 显示全部楼层

支持楼主

EETOP创芯人才网职位发布入口

回复支持反对

kiger

发表于 2011-1-27 14:35:25 | 显示全部楼层

thanks for sharing !!!!!!!!!!!!!!!

EETOP创芯人才网简历投递入口

回复支持反对

xlteam5

发表于 2011-1-30 20:42:38 | 显示全部楼层

good material

EETOP创芯人才网职位发布入口

回复支持反对

special051816

发表于 2011-5-25 17:12:49 | 显示全部楼层

Thank you

EETOP创芯人才网简历投递入口

回复支持反对

special051816

发表于 2011-5-25 17:21:37 | 显示全部楼层

Thank you

回复支持反对

123 / 3 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-20 00:22 , Processed in 0.020663 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

Cadence IUS6.11 System Verilog Reference

站长推荐 /1