寄生电阻影响运放静态工作点

加非猫

请问运放版图设计完提取R寄生参数后，进行dc仿真发现运放输出的静态工作点发生了变化，这是什么原因造成的呢，运放为一个五管+共源的二级运放，顺便还想请教一下，后仿dc时，如何查看静态工作点的信息的呢

krr

你是用什么软件抽取的寄生参数啊，我用的PEX抽取寄生参数，没法像前仿真一样，把DC工作参数都打印出来

加非猫

是的，我也是PEX，无法显示静态工作点信息

krr

加非猫 发表于 2023-6-14 17:41
是的，我也是PEX，无法显示静态工作点信息

后仿真不能显示DC工作参数，那你怎么知道管子发生变化了呢

加非猫

krr 发表于 2023-6-14 18:15
后仿真不能显示DC工作参数，那你怎么知道管子发生变化了呢

能看一些节点电压，但是看不了电流之类的信息，可能还是我不会用

拉扎维垫电脑

pex寄生R存在失配的话会导致工作点不正常（存在差分输出电压，输出共模正常），因为开环运放增益太高了

demon111

首先，开环工作点意义不大，共模输出被CMFB稳定，差模信号是开环的，出现抖动也不意外；另外，后仿加R之后，net的名称很多都改了，比较麻烦debug，可以选择save all，然后一个一个慢慢找了，我们一般都是c+cc验证之后再加R的

加非猫

感谢各位的指导，电路整体是一个Sigma Delta ADC ，前仿能够达到19+bit ，但是后仿后却只有8bit，低频时已经没有噪声整形效果，目前初步筛查为寄生电阻R影响了运放的性能，但不知道如何修改。

！@#4

后仿dc时是可以看到每个管子的工作状态的，感觉你这是寄生电阻太大了，可以把寄生电阻标在电路里面，再前仿对比

hebut_wolf

楼主
首先，后仿真dc工作点变化可能是两个原因：1是走线电阻过大引起的dc压降；2是管子的layout效应（wpe、sti等）引起的管子强弱变化，这其中还可能包括差分不对称；
其次，后仿真是可以查看vdssat、gm、id等参数的，只是需要明确器件的层次路径，建议你先save all，然后在result brower里面点dc operate inf，找到对应的管子，把需要保存的信息发送到calculater然后给仿真输出项保存这个结果。或者你硬盘足够大，暂时save all去debug，也没问题。