版图加了dummy，电路里面不加，LVS为啥不报错？

金城黄

   

李幕白 发表于 2023-6-14 11:20
电阻的Q的parameter的dummy开关与我们理解的电阻的dummy有差别， 电阻的dummy是本身电阻再复制两根分别放在 ...

我见到的基本都是这样的，电阻体是有的，只是少了定义层。
我认为Q加的dummy 是为了让电路工程师和版图工程师偷懒的，但这并不是一个好的习惯。看上面的网友基本上都是加上完全体的dummy 电阻，体现在电路上，这样避免了改版的时候，电路工程师不知道layout上有dummy的信息。
个人认识有限，有不同看法欢迎交流。

miamiamia

   

JSing_Wong 发表于 2023-6-14 11:51
我见到的基本都是这样的，电阻体是有的，只是少了定义层。
我认为Q加的dummy 是为了让电路工程师和版图 ...

认可～我之前都是完整的加～直到看到了这个选项～刚刚也测试了一下，确实少了定义层，换成完整器件后就能识别了～

李幕白

   

JSing_Wong 发表于 2023-6-14 11:51
我见到的基本都是这样的，电阻体是有的，只是少了定义层。
我认为Q加的dummy 是为了让电路工程师和版图 ...

了解明白，谢谢指点。

Cayre

如大家所说，加dummy  mos，指加相同尺寸的管子。只是这个管子四端接power   OR GROUND