版图加了dummy，电路里面不加，LVS为啥不报错？

Promise_cc

miamiamia 发表于 2023-6-14 11:01
器件Q进去直接勾选的

这个是dummy poly，不是dummy device。

痞子英雄XU

miamiamia 发表于 2023-6-14 11:01
器件Q进去直接勾选的

你这个是PDK自带的DUM 不会报错呀 他过滤的都是手动加上的

miamiamia

Promise_cc 发表于 2023-6-14 11:03
这个是dummy poly，不是dummy device。

我加电阻的ｄｕｍｍｙ都这样搞的，不会出问题吧～一般情况是不是需要自己调器件来作为dummy啊～

闯关羊大侠

miamiamia 发表于 2023-6-14 11:02
注释掉的意思吧～应该是这一句就不起作用了

哦哦，谢谢

金城黄

miamiamia 发表于 2023-6-14 11:01
器件Q进去直接勾选的

你这样勾选加的dummy ，LVS 的时候实际上layout是抓不出来这个器件的，因为加的dummy 少了一层电阻的定义层。
所以你的电路图和layout 都以为没有这个dummy ，LVS 自然是通过的。

miamiamia

痞子英雄XU 发表于 2023-6-14 11:04
你这个是PDK自带的DUM 不会报错呀 他过滤的都是手动加上的

所以可以用这样的方式加dummy吗？如果我在版图里这样加了，电路图是不是也得加上dummy器件，那电路图加了dummy能识别，再跑ｌｖｓ是不是就得报电路里多了器件的错了～哈哈哈

痞子英雄XU

miamiamia 发表于 2023-6-14 11:05
我加电阻的ｄｕｍｍｙ都这样搞的，不会出问题吧～一般情况是不是需要自己调器件来作为dummy啊～
...

一般电阻加DUM都是复制一个一样的器件放在两边短接接地就可以

miamiamia

JSing_Wong 发表于 2023-6-14 11:07
你这样勾选加的dummy ，LVS 的时候实际上layout是抓不出来这个器件的，因为加的dummy 少了一层电阻的 ...

所以我这样搞是不是相当于没有加dummy

金城黄

miamiamia 发表于 2023-6-14 11:09
所以我这样搞是不是相当于没有加dummy

加了，制造结果一样。

李幕白

电阻的Q的parameter的dummy开关与我们理解的电阻的dummy有差别， 电阻的dummy是本身电阻再复制两根分别放在源头跟结尾，实际意义是电路图那边要多两根接电源地的电阻。而dummy开关，没看过这个的dummy具体形状，不太确定是否形成了电阻，可能只是个别层次生成在电阻旁边。    参照28NM的poly的dummy规则，poly的dummy只是poly这个layer的可靠性均匀性等的DRC要求，不形成器件，不需要体现在电路图上面。