在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2284|回复: 7

[求助] 6.4GHz PFD

[复制链接]
发表于 2023-4-15 07:12:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下 高速pfd电路,


目前 DDR系统中需要一个可以工作在6.4GHz的PFD电路,不知道大家有没有建议

现在,传统的PFD,以及TSPC的PFD都满足不了需求,12nmCMOS工艺。0.8V

或者有没有相关的文章推荐,谢谢。

发表于 2023-4-15 19:09:40 | 显示全部楼层
XOR gate
发表于 2023-4-16 08:25:48 | 显示全部楼层
楼主这是做DDR5?
发表于 2023-4-18 11:45:54 | 显示全部楼层
本帖最后由 standli 于 2023-4-18 12:31 编辑

传统的上升沿触发和下降沿触发的PFD结构可能不适合6GHz以上的高频应用。可以考虑使用其他电路拓扑,如锁存型PFD(Latch-based PFD)或延迟锁存型PFD(Delay-latch PFD)。这些结构可以提供更快的响应时间和更低的死区,从而实现高频操作。
有篇简要介绍在附件里。

CDR里面用吗?bang-bang?
如果是的话,除了TSPC和传统的DFF,还有一些特殊的设计方法。
欢迎私信交流。

PFD Circuits.pdf

114.12 KB, 下载次数: 67 , 下载积分: 资产 -2 信元, 下载支出 2 信元

PFD设计

 楼主| 发表于 2023-4-25 06:57:32 | 显示全部楼层
谢谢大家,
是在DDR5,  9600Mbps/12800Mbps要用,
又不希望div 2,这样会降低PLL的噪声性能,所以希望可以找一个快一点的结构

请问一下,其中fast latch based,以及pass gate based的结构,哪个更加常用呢?
发表于 2023-4-25 16:30:13 | 显示全部楼层


ipmsn5 发表于 2023-4-25 06:57
谢谢大家,
是在DDR5,  9600Mbps/12800Mbps要用,
又不希望div 2,这样会降低PLL的噪声性能,所以希望可以 ...


又不希望div 2,这样会降低PLL的噪声性能”

这句话是什么意思呢?刚入手PLL,不懂得比较多,烦请指教,谢谢!
发表于 2023-4-26 16:16:00 | 显示全部楼层


ipmsn5 发表于 2023-4-25 06:57
谢谢大家,
是在DDR5,  9600Mbps/12800Mbps要用,
又不希望div 2,这样会降低PLL的噪声性能,所以希望可以 ...


有没有可能,这俩都不是最优?

你的PLL后面的VCO是LC还是ring?出来的CLK能有差分时钟信号吗?
发表于 2024-8-6 01:50:16 来自手机 | 显示全部楼层


standli 发表于 2023-4-18 11:45
传统的上升沿触发和下降沿触发的PFD结构可能不适合6GHz以上的高频应用。可以考虑使用其他电路拓扑,如锁存 ...


这篇pdf内容太棒了 可否请您分享这个系列其他的pdf
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:39 , Processed in 0.019786 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表