ESD diode引起Latch up

billgolden

wensi 发表于 2023-4-4 14:11
我疑惑的是，一排一起用的时候，对单个pad的ESD diode来讲，大小都是一样的，灌100mA就没有触发latch up ...

比如，100mA灌入一排，一排里有四个，那么每个里面就灌入了25mA。但是100mA全部灌入一个的话，这一个就承受了100mA。
这个结构本身是不容易发生latchup的。
还要看latchup的详细现象是什么？latchup实验失效的现象也有多种。

wensi

billgolden 发表于 2023-4-4 14:21
比如，100mA灌入一排，一排里有四个，那么每个里面就灌入了25mA。但是100mA全部灌入一个的话，这一个就承 ...

我前面的表达可能不是很清楚，不是这样的，一排用的时候，就是一排pad挨着放，每个pad只有一个pdio+ndio，跟单个用的时候是一样的，测latch up的时候，也是一个pad一个pad的测的，所以对单个pad（只有一个pdio加一个ndio）承受的都是100mA的电流，只是多个pad挨着的时候，每个pad加100mA没事，孤零零一个pad放置，加100mA就发生latch up了。

billgolden

wensi 发表于 2023-4-4 14:28
我前面的表达可能不是很清楚，不是这样的，一排用的时候，就是一排pad挨着放，每个pad只有一个pdio+ndio ...

放成一排，N+是连在一起的，下面的Ndio的P+也是连在一起的，单个灌入，还是会被旁边的分流一部分。
推测，放成一排的最右边的那一个性能会比中间的那个差，差多少要做step实验看下。

wensi

billgolden 发表于 2023-4-4 14:37
放成一排，N+是连在一起的，下面的Ndio的P+也是连在一起的，单个灌入，还是会被旁边的分流一部分。
推测 ...

有道理，可能放成一排的加更大的电流也会发生问题，等全部测完了再看看，多谢啦

billgolden

wensi 发表于 2023-4-4 14:51
有道理，可能放成一排的加更大的电流也会发生问题，等全部测完了再看看，多谢啦

...

嗯，根据测试结果可以再讨论一下。

wensi

billgolden 发表于 2023-4-4 14:56
嗯，根据测试结果可以再讨论一下。

最新测试结果，一排放的中间pad都可以过200mA stress，有一个靠边的过+200mA，fail在-200mA，所以整体看下来，一排挨着放泄放能力比较强，单独一个就比较差，后面准备把单独的这个Pdio的N+环起来试试，你还有更好的建议不，谢谢

billgolden

wensi 发表于 2023-4-4 16:29
最新测试结果，一排放的中间pad都可以过200mA stress，有一个靠边的过+200mA，fail在-200mA，所以整体看 ...

如果只优化单独这个的话：1，ndio,pdio的L可以拉长一些（现在的1.2~1.5倍左右），相当于加大了尺寸。2，N+围成闭环，两种dio环的最外面一圈可以稍微加厚一点多打两排孔。3，dio上的金属线也要尽量满足EM要求。

loopgain

找到问题根源了吗？

wensi

loopgain 发表于 2023-4-4 20:42
找到问题根源了吗？

目前只是猜测，现象就是单独用的有问题，一排一起用没问题。

cqyzqd

wensi 发表于 2023-4-4 09:33
确实没有伤到旁边，所以感觉很奇怪，是不是Pdiode没有圈起来的缘故，单独一个用有问题？但是分析了半天总 ...

测试时候vlimit是多少？stress时候电源上的电流有多少？是电源到地烧掉，还是本身diode烧了？