ESD diode引起Latch up

wensi · 发表于 2023-3-31 18:34:55

您需要登录才可以下载或查看，没有账号？注册

x

如图所示，一个P-diode和一个N-diode构成的ESD结构，其中P-diode的N+没有做成环形，这个ESD结构做Latch up 测试的时候，发生了latch up，请教各位高手，这个结构是如何发生latch up的，谢谢啦。

wensi · 发表于 2023-3-31 18:52:02

补充一下，这样的架构横向好多个单元连起来一起用，没有发生latch up，单独一个用发生了latch up

billgolden · 发表于 2023-3-31 19:36:13

wensi 发表于 2023-3-31 18:52
补充一下，这样的架构横向好多个单元连起来一起用，没有发生latch up，单独一个用发生了latch up ...

横向放是怎样放？

ksj116 · 发表于 2023-3-31 22:27:56

你画下Y轴的AA section就能明白了。rule都规定ESD 器件都要包双环GR的

wensi · 发表于 2023-4-3 09:32:05

billgolden 发表于 2023-3-31 19:36
横向放是怎样放？

就是图上这个架构横着摆放好多个，接VDD的N+都是连成一条横线的，P+是点断式分开的，如图所示。

wensi · 发表于 2023-4-3 09:35:36

ksj116 发表于 2023-3-31 22:27
你画下Y轴的AA section就能明白了。rule都规定ESD 器件都要包双环GR的

我的理解，Y轴方向所有的P+都接同一个电位，所有的N+接同一个电位，理论上无法形成通路啊

billgolden · 发表于 2023-4-3 13:50:50

wensi 发表于 2023-4-3 09:32
就是图上这个架构横着摆放好多个，接VDD的N+都是连成一条横线的，P+是点断式分开的，如图所示。
...

这么多没问题，单独一个应该也不会有问题，会不会是别的地方的问题。测试不过是拉电流不过还是灌电流不过？

cqyzqd · 发表于 2023-4-3 15:40:01

我一直认为pdiode+ndiode不会形成反馈结构，不存在LUP风险。确认过发烧LUP这个device旁边的器件吗？

wensi · 发表于 2023-4-4 09:28:02

billgolden 发表于 2023-4-3 13:50
这么多没问题，单独一个应该也不会有问题，会不会是别的地方的问题。测试不过是拉电流不过还是灌电流不过 ...

灌电流

wensi · 发表于 2023-4-4 09:33:51

cqyzqd 发表于 2023-4-3 15:40
我一直认为pdiode+ndiode不会形成反馈结构，不存在LUP风险。确认过发烧LUP这个device旁边的器件吗？ ...

确实没有伤到旁边，所以感觉很奇怪，是不是Pdiode没有圈起来的缘故，单独一个用有问题？但是分析了半天总感觉无法形成pnpn反馈。

[求助] ESD diode引起Latch up