veriloga代码中w对t的微分为什么写成相乘的，dwdt？

WL8906 · 发表于 2023-3-15 20:04:12

登录/注册后可看大图

chizhou · 发表于 2023-3-15 20:04:13

在Verilog-A中，我们还可以使用其他的表示方式来描述微分方程。比如，“dwdt”也可以表示变量w对时间t的微分。这种表示方式与“dw/dt”是等价的，只是书写上更加简洁。因此，在Verilog-A中，我们可以根据自己的习惯选择使用哪种表示方式。

WL8906 · 发表于 2023-3-16 18:31:04

chizhou 发表于 2023-3-16 09:30
在Verilog-A中，我们还可以使用其他的表示方式来描述微分方程。比如，“dwdt”也可以表示变量w对时间t的微 ...

好的谢谢，试过了dw/dt不可以，dwdt可以的

WL8906 · 发表于 2023-6-13 09:31:35

已解决

xiaotudou · 发表于 2025-4-9 11:37:06

感谢解答

[求助] veriloga代码中w对t的微分为什么写成相乘的，dwdt？