分享一款vhdl代码转换成verilog代码的工具

轩辕志瑜 · 发表于 2023-1-14 04:35:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由轩辕志瑜于 2023-1-15 23:08 编辑

软件来自edautils，不想花信元下载的可以去官网申请下载（下载需要梯子）
自带的license是2022年12月到期想要使用
1. 可以修改系统时间
2. 花钱向官方购买授权
3. 向我购买授权文件

文件是在ubuntu下用split分割的，要用cat命令合并文件才能正常打开
分割命令：split -b 17M vhdl2verilog.tar.gz
合并命令： cat xa*.zip >vhdl2verilog.tar.gz
windows下合并命令： copy /b xa*.zip vhdl2verilog.tar.gz

xac.zip (365.84 KB, 下载次数: 34 )

xaa.zip (17 MB, 下载次数: 38 )

xab.zip (17 MB, 下载次数: 34 )

leaverain · 发表于 2023-1-14 12:36:21

这个工具转换有比X-HDL或者SynaptiCAD好不？

轩辕志瑜 · 发表于 2023-1-15 06:54:52

leaverain 发表于 2023-1-14 12:36
这个工具转换有比X-HDL或者SynaptiCAD好不？

感觉比X-HDL好，SynaptiCAD我没用过。

[资料] 分享一款vhdl代码转换成verilog代码的工具

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1