constrain value blockage问题

yyloveyou

RayCing 发表于 2023-1-13 10:26
你打开GSV，看原理图，应该很清楚。PS应该是某个三态门的输入。工具会从PS开始，经过一段组合逻辑到scan  ...

好的，大佬 ，我还有一个问题要咨询下您
Warning: Clock SWCLK used as data is different than capture clock SMCMD for inputs 2/3 of stable DFF (499926). (C26-1)
The gate_report data is now set to "constrain_value".   这个是报C26的错，SEL_FSDPQ_DL5OU_1 的D连上了swclk时钟，我看官方文档说加“[size=11.0025pt]set_drc -allow_unstable_set_resets”可以解决，但实际上没有用，这是什么原因

RayCing

yyloveyou 发表于 2023-1-13 17:39
好的，大佬 ，我还有一个问题要咨询下您
Warning: Clock SWCLK used as data is different than capture ...

你说的情况，我没碰到过。C26可以不用care，不影响ATPG推pattern，只是会对coverage存在一定的消耗。post-drc C26对应pre-drcD10，如果真想消除它，可以不要将swclk定义为clock同时set_drc -allow_unstable。如果swclk必须定义成clock，建议修改RTL code，尽可能避免使用clock作为DFF data in