sigma delta调制器中的比较器设计

q690790430 · 发表于 2023-1-7 10:37:34

您需要登录才可以下载或查看，没有账号？注册

x

一般来说，sdm中的1bit量化器采用实际电路相比理想模型会带来多大的性能损失？1bit量化器的设计思路，架构？

castrader · 发表于 2023-1-7 14:33:56

1bit量化器，除非你速度慢成蜗牛，然后还有迟滞能大到不可思议。
否则，基本不会影响性能。

q690790430 · 发表于 2023-1-7 15:21:32

castrader 发表于 2023-1-7 14:33
1bit量化器，除非你速度慢成蜗牛，然后还有迟滞能大到不可思议。
否则，基本不会影响性能。
...

如果采用实际的动态比较器相比理想比较器下降10db左右的SNDR是什么原因呢？

[讨论] sigma delta调制器中的比较器设计