关于VCO设计问题咨询

497514980

想问问大佬们：1、在1GHz左右频段需要用GSG pad吗，跳金丝性能影响大吗？
2、VCO的输出buffer(用来测试的）关注的点是什么？需要阻抗匹配吗？输出接50欧姆探针的话，隔直电容接10p这个量级，负载电阻上才会有比较大的摆幅（300m左右），并且波形失真，会不会导致二次谐波抑制比特别差？
我做的是一个class-D的, 输出摆幅接了一个自偏置反相器buffer，输出波形变了，输出1V满摆幅的类似方波，会不会增加的谐波恶化相位噪声?（虽然仿真结果差别不大）
3、大佬们能不能推荐一些VCO、PLL的测试文档  /感激感激//

上官轩晖

用CML形式的，因为主要是测相噪（过零点），阻抗匹配的要求不高，交流耦合电容是片内还是片外的？片内的话这个电容有点大吧

497514980

   

上官轩晖 发表于 2022-12-1 09:15
用CML形式的，因为主要是测相噪（过零点），阻抗匹配的要求不高，交流耦合电容是片内还是片外的？片内的话 ...

因为我的VCO输出摆幅很大，CML第一级摆幅还压缩了，正常吗？CML一般用几级？ 本来打算片内的，要驱动50欧姆负载，仿真了下，这个电容得10p这个量级负载电阻端才会有300m左右的摆幅

上官轩晖

   

497514980 发表于 2022-12-1 10:10
因为我的VCO输出摆幅很大，CML第一级摆幅还压缩了，正常吗？CML一般用几级？ 本来打算片内的，要驱动50欧 ...

VCO后面没buffer?摆幅压缩就压缩啊，关注的主要是过零点，还有斜率，能保证斜率别衰减输出相噪就取决于VCO

497514980

   

上官轩晖 发表于 2022-12-1 19:36
VCO后面没buffer?摆幅压缩就压缩啊，关注的主要是过零点，还有斜率，能保证斜率别衰减输出相噪就取决于VC ...

VCO输出共模有点低，导致CML输入对管仿静态工作点的时候处于亚阈值区，这种情况怎么解决

上官轩晖

   

497514980 发表于 2022-12-22 16:29
VCO输出共模有点低，导致CML输入对管仿静态工作点的时候处于亚阈值区，这种情况怎么解决
...

交流耦合呗

497514980

   

上官轩晖 发表于 2022-12-22 16:41
交流耦合呗

这个结构吗？是不是C1得设置得适当衰减一下VCO的摆幅？

多谢大佬指点！是这样的结构吗？是不是得设置好C1，适当衰减一下VCO的输出摆幅，使得在整个周期内M1，M2都避免进入三极管区？

上官轩晖

   

497514980 发表于 2022-12-22 16:53
多谢大佬指点！是这样的结构吗？是不是得设置好C1，适当衰减一下VCO的输出摆幅，使得在整个周期内M1，M2 ...

不需要衰减，时钟信号只关心过零点，最大输入电压时候差分对工作在线性区没啥影响

497514980

   

上官轩晖 发表于 2022-12-22 18:24
不需要衰减，时钟信号只关心过零点，最大输入电压时候差分对工作在线性区没啥影响
...

嗯嗯，多谢指点!

fallangel

自偏置的反相器buffer驱动即可，关注的是buffer不会影响相位噪声即可。也就是过零点不受影响即可。