全数字锁相环研究

苏世民 · 发表于 2023-11-28 20:36:09

liuzhuozhuo 发表于 2023-11-12 14:24
那请问您，滤波器和基于mash111的分小数频器是需要用Verilog设计吗，因为我现在有写这些的v代码，只是设 ...

ADPLL里的滤波器，最简单是PI比例积分数字滤波器。基于分频器的ADPLL只有细琐的小数需要sdm调制，那部分的sdm输出端直接和细琐的整数值进行加减。如果是小数分频PLL，其实现小数功能的sdm输出直接接入模拟分频器中。

苏世民 · 发表于 2023-11-28 20:38:23

gubels 发表于 2023-11-12 15:42
Bro please share similar matlab

matlab code share on the home page

chinest2010 · 发表于 2023-12-5 14:29:23

谢谢楼主分享

Sweetlov3 · 发表于 2024-10-28 14:28:58

您好，我也想知道做这个全数字锁相环方向该怎么搭建模型比较好出成果，是matlab，Verilog还是virtuoso上面

skahill · 发表于 2024-10-29 19:03:35

Many thanks

BrianLyx · 发表于 2024-10-29 19:16:51

kankan

苍穹521earth · 发表于 2024-10-30 09:28:28

看看

xdrxdr · 发表于 2024-10-31 18:08:13

nice,谢谢分享

cai52864 · 发表于 2024-10-31 22:54:49

谢谢楼主分享

xdrxdr · 发表于 2024-11-1 02:45:55

谢谢分享

[原创] 全数字锁相环研究