全数字锁相环研究

果粒城君 · 发表于 2024-11-1 09:12:11

谢谢楼主分享，学习学习

yanshudianzi · 发表于 2025-2-13 21:04:49

谢谢分享！

Yishuixin · 发表于 2025-4-12 16:19:54

感谢

清水河畔拧螺丝 · 发表于 2025-4-19 18:27:07

Sweetlov3 发表于 2024-10-28 14:28
您好，我也想知道做这个全数字锁相环方向该怎么搭建模型比较好出成果，是matlab，Verilog还是virtuoso上面 ...

请问你解决了吗

TonyBuster · 发表于 2025-8-8 09:12:36

苏世民发表于 2023-11-10 21:33
据我了解的基于计数器型的ADPLL，其TDC和DCO还是需要用模拟电路来搭建，这部分是需要cadence仿真的，数字 ...

请问基于计数器结构的ADPLL，TDC模块和滤波器模块不能够用verilog来实现吗，一定需要模拟cadence来搭建电路吗？

Ralphjh · 发表于 2025-8-8 14:19:31

谢谢分享

jw216 · 发表于 2025-8-17 11:26:17

谢谢分享

账号		自动登录	找回密码
密码			注册

[原创] 全数字锁相环研究