在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1100|回复: 1

[讨论] 关于lib中没有filler1的问题

[复制链接]
发表于 2022-8-3 11:03:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教前辈,看到一句话”synopsys家40nm的7t标准单元里面没有提供FILL1的cell,解决办法是在place阶段加个命令让cell之间的最小间距为2“
---我的疑问,为什么不做filler1,是因为工艺的原因考虑?我是觉得,如果没有filler1,工具place时肯定没有有filler1灵活,另外,是不是也浪费了面积?因为cell之间最小spacing变大了,利用率变低了?
发表于 2022-8-4 16:35:00 | 显示全部楼层
没做出40nm,盲猜是因为会有drc?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 20:27 , Processed in 0.015476 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表