在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4324|回复: 10

[求助] virtuoso layout grid问题

[复制链接]
发表于 2022-7-9 09:49:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求教大佬:
virtuoso画图的时候,明明X snap Spacing和Y snap Spacing设置的是0.005(T22职称),画图后跑DRC还是会出现offgrid问题(就是说器件边缘放置位置不在0.005的整数倍上,比如放在了(0,80.048)),按说软件不应该自动设置不能把器件放置在offgrid的地方吗?
这个问题应该怎么解决
 楼主| 发表于 2022-7-9 09:51:11 | 显示全部楼层
难道以后每次放一个器件,都要检查一下是不是在格点上吗o(╥﹏╥)o
发表于 2022-7-9 16:20:53 | 显示全部楼层
放置器件和子单元的时候,是以器件与子单元的外围边框左下角为原点放置的。而器件和子单元有时候会因为label字体出框的缘故而更新了这个原点(如果不是真的有图形off-grid的话)。所以上层调用会出现你说的这种情况。
发表于 2022-7-12 11:01:19 | 显示全部楼层
是不是用了A来对齐了。A的时候间距不是格点的整数倍
 楼主| 发表于 2022-7-12 11:22:38 | 显示全部楼层
解决方法找到了:导出gds时,选择snap grid就可以自动调整
但是有一个新问题,导出的gds,再导入之后,没有办法保持TSMC22的PCELL,会被全部打散,找了各个设置也没有办法解决这个问题,有大神知道的嘛?
发表于 2022-7-12 13:34:53 | 显示全部楼层
会出现这个问题的,尤其是线没对齐,自动打孔最容易出现了,解决办法就是自己改一下坐标,改成.005比例的就行
发表于 2022-7-12 14:04:51 | 显示全部楼层
看DRC的RESOLUTION设定多少才能决定snap Spacing的设置
发表于 2022-7-12 14:05:36 | 显示全部楼层
我也有遇到这样的问题,操作完全没有问题,都在0.005进行的,偶尔就是会出问题,一直没有搞懂
发表于 2022-7-13 15:23:35 | 显示全部楼层
一般是修DRC的时候出现grid问题就顺手改了。到最后出GDS的时候发现只能导出导入这样了,不过多出来的那些pcell是没办法删掉
发表于 2022-7-14 11:38:04 | 显示全部楼层


osytyjih 发表于 2022-7-12 11:22
解决方法找到了:导出gds时,选择snap grid就可以自动调整
但是有一个新问题,导出的gds,再导入之后,没有 ...


导入的时候有一个是否打散的选项,你试一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 22:06 , Processed in 0.021447 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表