在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1382|回复: 3

[求助] v2lvs问题

[复制链接]
发表于 2022-7-8 12:12:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用v2lvs将verilog转换成SPICE网表时没有成功,有一个warning如下:
Warning: Behavioral Construct in PixelCol_lvs.vams:136 near r <name_of_genvar: YYID> Module PixelCol not translated.
转换的输出文件里只有头,没有具体内容。

136行的内容是"genvar r;"
Verilog中用了generate for loop多次例化一个模块,是不是v2lvs不支持generate?

谢谢!
发表于 2022-7-8 15:57:18 | 显示全部楼层
v2lvs是将门级网表转成spice,而不是将rtl转成spice
 楼主| 发表于 2022-7-18 13:38:47 | 显示全部楼层
谢谢回答。我是自己写的門级网表,用到了generate。
发表于 2022-8-12 15:09:23 | 显示全部楼层


max2022 发表于 2022-7-18 13:38
谢谢回答。我是自己写的門级网表,用到了generate。


你写好代码dc跑一下再用v2lvs不就没这个问题了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:14 , Processed in 0.018966 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表