在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1702|回复: 1

[讨论] 请问,如何仿真DAC的静态参数和动态参数的

[复制链接]
发表于 2022-6-24 10:36:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问一下大家,DAC电路初步设计完成后,DNL、INL和一些动态参数(SFDR、有效位数等)是如何仿真的啊。我搜集了一些文档和看了一些文件,更多的是ADC的一些仿真

AN283.pdf

111.48 KB, 下载次数: 6 , 下载积分: 资产 -2 信元, 下载支出 2 信元

INL/DNL Measurements for High-Speed Analog-toDigital Converters (ADCs

AN729.pdf

188.88 KB, 下载次数: 5 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Dynamic Testing of High-Speed ADCs, Part 2

 楼主| 发表于 2022-6-24 19:57:12 | 显示全部楼层
本帖最后由 理科生 于 2022-6-24 20:19 编辑

这是跑出的阶梯图,试了一下cadence里面自带的dnl函数,但是总是会报错,请问这是哪里出错了呢

输出的阶梯图

输出的阶梯图
image.png

image.png

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 23:49 , Processed in 0.017303 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表