为什么目前芯片制程不断降低，但是供电电压却不随着继续降低了呢？

chinashixian · 发表于 2022-7-15 15:28:28

wtj651533375 发表于 2022-7-14 09:20
硅Si的价带顶能量Ev为1.1-1.3V。
价带顶与导带底之间的能量差，就是所谓半导体的禁带宽度。这就是产生本征 ...

如果这么说，新材料没有发现之前，目前的电压只会上升来提升性能，而不是降压，是这个意思吗？

arthur_wang_orz · 发表于 2022-7-18 21:57:08

电压还是在降低的，最近有个项目 digital vdd 可以到0.4V

stefenxp · 发表于 2023-6-2 18:52:27

在数字芯片设计中，工艺到了几十纳米时，芯片的电源电压降低的越来越慢甚至不再降低的主要原因有以下几个：晶体管的门电容减小。随着工艺的进步，晶体管的尺寸变小，导致晶体管的门电容也随之减小。门电容减小，需要更低的电压才能够控制晶体管的开关，从而使得芯片的供电电压变低。晶体管漏电流减少。随着芯片工艺的进步，晶体管结构、材料和工艺等方面都得到了优化，晶体管漏电流也相应减少。这就意味着，在给定的电压下，晶体管所消耗的功率也随之减少。电路的功耗管理得到了优化。现代的数字芯片设计中，为了减少功耗和延长电池寿命，通常采用了许多优化措施，如动态电压调整、时钟门控、节能模式等。这些措施可以减少电路的静态功耗和动态功耗，从而使得芯片的供电电压降低速度减缓。综上所述，随着芯片工艺的不断进步，芯片的电源电压降低的速度越来越慢或者不再降低，主要是由于晶体管的门电容减小、漏电流减少和功耗管理得到优化等因素的影响

Liangatao · 发表于 2023-6-12 11:54:26

芯片工作在亚阈值区域确实能得到最高的能量利用效率，但是器件在亚阈值区域的延时受pvt(process, voltage, temperature指制作工艺中的不确定性)影响很大，芯片要考虑最坏情况来工作的话，时间裕度要留出很多才行，导致性能上得不偿失，这是亚阈值芯片需要解决的问题

（低功耗方向研一学生，有不对的地方请指正）