同源倍频时钟下串并转换问题讨论

wenmyx

请教大家一个串并转换的问题，从clk4x时钟域1路串行数据转换到clk1x时钟域4路数据，其中clk1x时钟是clk4x时钟分频得到，如下实现过程时序会不会有问题？有点担心第二个always中并行数据的时钟域转换，同源的时钟是否可以这么处理？

Love24

这里面牵扯到了跨时钟问题，第二个always块，相当于用慢时钟clk1x去采快时钟域clk4x中的数据（*temp*），直接采肯定是不行的，需要先完成跨时钟操作。

wenmyx

clk1x由clk4x分频得到，代码部分没有贴出串并转换过程，过程如下图，相当于把多bit clk4x时钟域的数据进行电平扩展，然后再用clk1x进行采样的，这样处理跨时钟会有问题吗？

Love24

wenmyx 发表于 2022-4-25 12:23
clk1x由clk4x分频得到，代码部分没有贴出串并转换过程，过程如下图，相当于把多bit clk4x时钟域的数据进行 ...

了解了你的想法，就是先将数据在clk4x时钟域展宽为4倍，然后打拍对齐后用clk1x来采，功能上看，似乎可以，但是有两个问题：
1、可以这样做的前提是clk4x分频产生的clk1x的质量满足要求，即它们的相位关系是明确的，保证了ckl1x去采展宽为4倍的数据时，不会出现亚稳态；2、一般推荐更经典的方法，就是使用异步fifo做一下跨时钟，针对你这个场景，可以这样做：先在clk4x时钟域内将data打三拍，记作buf1，buf2，buf3，然后对buf3进行0-3的counter，counter=3时，将data，buf1，buf2，buf3拼位，以clk4x为写时钟，将拼位后的数据写入fifo，然后再以clk1x为读时钟将数据读出，并将读数据截取为4路。

wenmyx

Love24 发表于 2022-4-25 14:38
了解了你的想法，就是先将数据在clk4x时钟域展宽为4倍，然后打拍对齐后用clk1x来采，功能上看，似乎可以， ...

后来想了也觉得应该这么考虑，感谢！

wenmyx

Love24 发表于 2022-4-25 14:38
了解了你的想法，就是先将数据在clk4x时钟域展宽为4倍，然后打拍对齐后用clk1x来采，功能上看，似乎可以， ...

另外有个疑问，clk4x分频得到clk1x，在数字电路里它分频前后的相位关系能理解成固定的吗？

Love24

wenmyx 发表于 2022-4-25 15:49
另外有个疑问，clk4x分频得到clk1x，在数字电路里它分频前后的相位关系能理解成固定的吗？
...

可以的，如果通过简单的计数器逻辑完成整数分频，相位关系是固定的。