VCS后仿出现了violation

mguo · 发表于 2022-2-23 11:29:12

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用ICC导出的sdf进行了vcs后仿，因为版本2.0的问题出现了recrem warning，就导入了PT再生成3.0的sdf，出现了几个问题：

ICC并没有hold violation，但是PT出现了，再次回到ICC中去report timing，显示unconstrained，请问是为什么？
VCS用PT的sdf后仿时，sdf中没有typical的延时，使用MAX和MIN后出现$setuphold violation，而在PT和ICC中都没有违反

求大佬解惑

GalaxyM · 发表于 2022-2-25 14:24:40

我这里用的是Innovus、PT、3.0sdf、DC，所以有些地方不一定适合你，只能当参考。当时负责的是验证，有问题就报给后端修。
1、时序检查依照PT为准，其他的工具都不如PT精确。我没有用过ICC，所以只能猜unconstrained是个什么意思。按名字上的感受是ICC和PT吃的设计文件或者SDC不一样？
2、PT的sdf过了，那动态时序仿真涉及到同步时序逻辑的地方大概率都能过，如果出现了setuphold违例大概率是没有设置false path，用DC report timing看是否是cdc，如果是的话在vcs里设置noTiming。
3、recrem违例是允许的，前提是保证复位后一个周期对应信号没有任何变化，setuphold违例是不允许的，出现了问题就得查是cdc的问题还是sdc那边的问题。

mguo · 发表于 2022-2-27 16:04:46

GalaxyM 发表于 2022-2-25 14:24
我这里用的是Innovus、PT、3.0sdf、DC，所以有些地方不一定适合你，只能当参考。当时负责的是验证，有问题 ...

感谢大佬的回复！
1. unconstrained可能是异步时钟的问题，用到的cell是带异步复位和异步设置的，因此到达那个SDN异步设置的路径unconstrained，不知道这样考虑对不对？
2. VCS后仿中的违例回头去ICC里看，应该是slack给小了，min和max不满足，再插入buffer就没有了。
但是在PT中遇到的这个问题仍然不能保证：
violation的地方是上述异步复位和异步设置，但是report发现终点不一样，是CDN不满足SDN的hold，SDN也不满足CDN的hold，这种属于cdc的问题吗？需要去消除吗？

GalaxyM · 发表于 2022-3-2 11:28:37

......同时有复位和置位的DFF？这超纲了，一般情况似乎很少使用这种cell的吧。
你先确定下设计是否必须要用到双复/置位端，能否修改设计变成单复位端的DFF？我感觉是不是rtl写的时候不规范写出了什么奇怪的东西，比如复位给的是变量不是定值，同时有几个复位端一类的。

对于单复位端的DFF，用report_timing -to报一下D端的path，看startpoint和endpoint的CK是否同步，这样就能知道是否cdc了。多复位端的DFF，这个我确实没用过不太懂。

mguo · 发表于 2022-3-2 16:41:11

GalaxyM 发表于 2022-3-2 11:28
......同时有复位和置位的DFF？这超纲了，一般情况似乎很少使用这种cell的吧。
你先确定下设计是否必须要用 ...

好的，感谢！已经修改了前端代码不用这几个寄存器了。另外一个后仿的问题就是在某一种模式下未用到的寄存器仿真时出现了hold violation，但是另一种模式用到这几个寄存器的时候没有出现这种violation，请问这种情况是为什么呀？

GalaxyM · 发表于 2022-3-3 14:03:49

本帖最后由 GalaxyM 于 2022-3-3 14:06 编辑

mguo 发表于 2022-3-2 16:41
好的，感谢！已经修改了前端代码不用这几个寄存器了。另外一个后仿的问题就是在某一种模式下未用到的寄存 ...

模式指的是测试例/工艺角对吧？不同testcase能验到的电路状态是不同的，需要保证所有testcase下的时序都没有违例。 setup/hold违例应该是由STA来保证的，动态时序仿真是为了验cdc，也就是机器无法检查的部分。
你说的这个情况应该报给后端去修timing，PT的时序都没有干净就开始动态时序仿真是不太合理的。

mguo · 发表于 2022-3-8 10:59:50

GalaxyM 发表于 2022-3-3 14:03
模式指的是测试例/工艺角对吧？不同testcase能验到的电路状态是不同的，需要保证所有testcase下的时序都 ...

PT和PR都没有violation了，需要用的testcase也都没问题，就是复位之前的时序有一个pin脚如果是低电平会出现setuphold violation，这样的问题是由cell导致的吗？我就担心这个会不会使电路出故障

GalaxyM · 发表于 2022-3-12 15:06:07

mguo 发表于 2022-3-8 10:59
PT和PR都没有violation了，需要用的testcase也都没问题，就是复位之前的时序有一个pin脚如果是低电平会出 ...

确定是复位前的时序嘛？如果是的话直接无视就好。复位之前所有violation都是假错误。

mguo · 发表于 2022-3-13 15:49:12

GalaxyM 发表于 2022-3-12 15:06
确定是复位前的时序嘛？如果是的话直接无视就好。复位之前所有violation都是假错误。
...

是的，一个pin在复位之前的输入为0就会出现这个错，为1就没有；但是如果复位之前为1，之后无论怎么变化都不会出现。非常感谢您的回复！

[求助] VCS后仿出现了violation

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2