在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 28743|回复: 62

[资料] 数字IC面试用刷题书 Trey Johnson的《Digital logic RTL and Verilog Interview questions》

[复制链接]
发表于 2022-1-18 12:06:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 kenboy530 于 2022-1-18 12:18 编辑

这本书涵盖了Verilog基础语法,Verilog设计,分频器,clock gating,CDC,Power等常被问到的基础知识。
屏幕截图 2022-01-18 121250.png

Verilogcode.2015 Digital logic RTL and Verilog Interview questions_Trey Johnson.pdf

1.58 MB, 下载次数: 651 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2022-1-18 13:14:01 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2022-1-18 14:20:54 | 显示全部楼层
感谢分享
发表于 2022-1-18 14:25:24 | 显示全部楼层
thanks for your sharing
发表于 2022-1-18 15:33:58 | 显示全部楼层
发表于 2022-1-18 17:11:55 | 显示全部楼层
good, thanks.
发表于 2022-1-18 17:22:17 | 显示全部楼层
感謝分享
发表于 2022-1-18 19:05:40 | 显示全部楼层
Thanks
发表于 2022-1-18 19:24:53 | 显示全部楼层
谢谢分享
 楼主| 发表于 2022-1-18 19:53:17 | 显示全部楼层
如有侵权,请版主联系删除。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 03:09 , Processed in 0.022980 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表