在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1453|回复: 3

[求助] Cadence 618和AMS联仿问题

[复制链接]
发表于 2022-1-17 10:04:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
按照网上的教程一步步来的,路径里加了connnectLib文件,然后自己用verilog简单写了一个反相器,在测试的cell里在schematic的基础上生成了config文件,但是仿真的时候却报这样的error,Cadence Parameter name scale is reserved as a built-in parameter。请问这样的错误是库出了问题么?我也没设置过scale这个参数呀~就是简单的一个前仿,求各位大神指教~
微信图片_20220117100322.png

 楼主| 发表于 2022-1-17 15:10:45 | 显示全部楼层
后面在model library里把model file里选的工艺的√全部去掉就能跑了,波形都能看,但是模拟电路要用到这些库,一起联合跑就不太行了。是这个工艺的问题吗
 楼主| 发表于 2022-1-18 10:12:15 | 显示全部楼层
解决啦~~我原来用的smic18的工艺,换成tsmc18的工艺就能正常运行了(虽然不知道为什么)
发表于 2023-7-10 18:32:05 | 显示全部楼层
请问楼主可以分享一下教程吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-16 02:45 , Processed in 0.044457 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表