本帖最后由 jake 于 2022-1-1 22:01 编辑
“但是现在我遇到的情况很奇怪,跟你描述的不太一致,也就是说尽管是个圈,但是在出现x之前所有的输入信号都是正常有数值的,没有x出现。 这个出现x的时刻的原因像您说的一样:这个icg里面有个latch,在从一开始到第一个时钟上升沿来这段时间,这个latch的输出一直是x(latch一直是通的状态),这个输出的x和输入的时钟经过与门输出,但因为之前一直是clk的低电平,与门有0出0,所以这段时间icg的输出一直为0,但当clk为高电平时与门把这个x输出了出去。看波形仿真分析是这样的。也就是这个x出现的时刻是可以这么解释的。”
1. 但是在出现x之前所有的输入信号都是正常有数值的,没有x出现 2. 这个icg里面有个latch,在从一开始到第一个时钟上升沿来这段时间,这个latch的输出一直是x(latch一直是通的状态) 如果latch是clk低电平打开,那么从初始到到一个时钟上升沿这段时间,latch是打开的,latch的输出应该等于en。如果所有输入信号都是正常逻辑值(非x),en也是正常逻辑值,这段时间latch的输出不可能是x。 结论就是这个latch比较特殊,是clk高电平打开,而不是clk低电平打开。
下面是一个常用的ICG,这里的latch在低电平的时候是打开的。 有的库里有另一种ICG,latch接时钟的pin没有这个这个小圈圈,表示latch是高电平时候打开。出问题的ICG可能是这一种。
附上另一种ICG做参考,里面是一个高电平打开的latch + OR。
|