设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IC & System Design 2003 - Power&Timing Modeling,Opti ...
123456789
返回列表 发新帖
楼主: lotusky

IC & System Design 2003 - Power&Timing Modeling,Optimization....

[复制链接]
ra3d
发表于 2014-11-7 19:16:18 | 显示全部楼层
谢谢分享，最近刚刚接触timing。
回复 支持 反对

使用道具 举报

发表于 2014-12-22 13:52:37 | 显示全部楼层
谢谢分享，正好需要
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-6-23 15:30:10 | 显示全部楼层
多谢分享
回复 支持 反对

使用道具 举报

发表于 2015-9-20 14:37:29 | 显示全部楼层
感谢,参考了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-9-20 14:43:37 | 显示全部楼层
感谢,参考了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-9-20 14:46:09 | 显示全部楼层
感谢,参考了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-9-20 14:50:25 | 显示全部楼层
Synthesis of High Performance Low Power
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-9-20 14:55:12 | 显示全部楼层
VLSI Synthesis of DSP Kernels
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-9-20 14:59:40 | 显示全部楼层
参考了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123456789
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 02:43 , Processed in 0.018354 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表