在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 啊鲁巴

[求助] 新人求助

[复制链接]
 楼主| 发表于 2021-10-21 14:32:35 | 显示全部楼层


akwl2011 发表于 2021-10-21 11:31
查看layout抽出来网表的w/l值是多少,在svdb里面*.sp文件


我理解错你的意思了,抽出来的.SP网表确实可以看到w值是不同的,但两次LVS结果都是通过。 .SP1.jpg .SP2.jpg

发表于 2021-10-21 14:49:55 | 显示全部楼层


啊鲁巴 发表于 2021-10-21 14:13
谢谢指导,不太懂他这个描述,“n1111_ckt  w w 5”,5代表版图电路width的差值吗?以下是同一个std cell ...


这是对比的精度 你这个lvs对比的时候允许七分之五的误差
 楼主| 发表于 2021-10-21 15:00:05 | 显示全部楼层


lalala2018 发表于 2021-10-21 14:49
这是对比的精度 你这个lvs对比的时候允许七分之五的误差


啊这,这个误差允许怎么改掉啊,我需要要没有误差的LVS对比。
 楼主| 发表于 2021-10-21 16:07:19 | 显示全部楼层


lalala2018 发表于 2021-10-21 15:13
在你的rule里搜索trace property相关的选项改掉把


解决了,非常感谢!,把LVS rule里的TRACE PROPERTY 精度改成0就行了.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 11:58 , Processed in 0.015904 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表